CPU系统的设计与实现

２Ｏｌ０年第６期　福建警察学院学报　Ｎｏ．６　２ＯｌＯ　（总第儿８期）　ＪＯＵＲＮＡＩ　ＯＦ　ＦＵＪＩＡＮ　Ｐ（）Ｉ　ＩＣＥ　Ｃ（）ＬＬＥＧＥ　Ｓｅｒｉａｌ　Ｎｏ．１ｌ８　ＣＰＵ系统的设计与实现　林　翔　（福建警察学院计算机与信息管理系，福建　福州　３５０００７）　摘　要：基于ＦＰＧＡ技术从ＣＰＵ的取指令、译码到执行指令的软核实现，形成了一个ＣＰＵ模型，可适　用于ＥＤＡ、《计算机组成原理》、《微机原理与；Ｆ－编语言》等计算机专业课程的综合实验教学需求。用高速集　成电路硬件描述语言（ＶＨＤＬ）完成简化１６位ＣＰＵ的设计，采用ＱｕａｒｔｕｓⅡ软件进行仿真，并给出主要的仿　真结果。　关键词：ＣＰＵ；ＦＰＧＡ；ＶＨＤＬ；ＱｕａｒｔｕｓⅡ　中图分类号：ＴＰ３０２　文献标识码：Ａ　文章编号：１６７４—４８５３（２０１０）０６—０１０８—０３　Ｄｅｓｉｇｎ　ａｎｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ＣＰＵ　Ｓｙｓｔｅｍ　ＬＩＮ　Ｘｉａｎｇ　（Ｃｏｍｐｕｔｅｒ　ａｎｄ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｆｕｊｉａｎ　Ｐｏｌｉｃｅ　Ｃｏｌｌｅｇｅ，Ｆｕｚｈｏｕ　３５０００７，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ａ　ｍｏｄｅｌ　ｏｆ　ＣＰＵ　ｓｙｓｔｅｍ　ｄｅｓｉｇｎ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ｔｅｃｈｎｏｌｏｇｙ　ｉｓ　ｐｒｅｓｅｎｔｅｄ　ｉｎ　ｔｈｉｓ　ｐａｐｅｒ．Ｔｈｉｓ　ｓｙｓｔｅｍ　ｍｅｅｔｓ　ｔｈｅ　ｎｅｅｄｓ　ｏｆ　ｔｈｅ　ｃｏｍｐｒｅｈｅｎｓｉｖｅ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｃｏｕｒｓｅｓ　ｓｕｃｈ　ａｓ　ＥＤＡ，Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　Ａｒｅｈｉ—　ｔｅｅｔｕｒｅ，Ｍｉｃｒｏｃｏｍｐｕｔｅｒ　Ｐｒｉｎｃｉｐｌｅ　ａｎｄ　Ａｓｓｅｍｂｌｙ　Ｌａｎｇｕａｇｅ　ａｎｄ　ＳＯ　ｏｎ．Ｔｈｅ　ｄｅｓｉｇｎ　ａｄｏｐｔｓ　ｓｙｎｔｈｅｓｉｚｅｄ　ＶＨＤＬ　ｔｏ　ｄｅｓｃｒｉｂｅ　ｔｈｅ　ｓｔｒｕｃｔｕｒｅ　ａｎｄ　ｉｎｓｔｒｕｃｔｉｏｎ　ｏｆ　ａ　ｓｉｍｐｌｅ　１　６－ｂｉｔ　ＣＰＵ，ａｎｄ　ｗａｓ　ｓｉｍｕｌａｔｅｄ　ｗｉｔｈ　Ｑｕａｒｔｕｓ　１Ｉ　ｓｏｆｔｗａｒｅ．Ｓｏｍｅ　ｗａｖｅ　ｓｉｍｕｌａｔｉｏｎ　ｇｒａｐｈｉｃｓ　ａｒｅ　ｄｅｍｏｎｓｔｒａｔｅｄ　ｉｎ　ｔｈｉｓ　ｐａｐｅｒ．　Ｋｅｙ　ｗｏｒｄｓ：ＣＰＵ；ＦＰＧＡ；ＶＨＤＬ；Ｑｕａｒｔｕｓ１Ｉ　引言　和数据共享同一总线和存储器　¨。　计算机的发展经历了６Ｏ多年的突飞猛进，作为　其核心部件的微处理器（ＣＰＵ）已从８０Ｘ８６时代迈　进了多核的高速时代。ＣＰＵ基础知识一直是《计算　机组成原理》、《微机原理与汇编语言》等课程的重　点和难点，学生在学习相关内容时，往往觉得抽象　难懂。通过学习并设计ＣＰＵ系统不仅可以深化学　生对ＣＰＵ工作机制的理解，同时也是对专业基础　图１　冯・诺依曼结构的ｃＰＵ模型示意图　知识学以致用的综合考验。笔者介绍的ＣＰＵ设计　图１为冯・诺依曼结构的ＣＰＵ模型示意图，系　方法具有可延展性，可以根据设计者的需求进行灵　统根据“存储程序”的思想，由控制器从存储器中取　活扩充，适用于作为计算机类专业的课程设计项目。　出一条指令，并指出下一条指令在存储器中的位　一、ＣＰＵ的结构及功能　置，接着对指令进行译码，并产生相应的操作控制　（一）ＣＰＵ的结构　信号，以便启动规定的动作。比如，送数据到运算　ＣＰＵ的设计采用冯・诺依曼结构，ＣＰＵ主要　器进行相应的算术运算或逻辑运算，指挥并控制运　由控制器、运算器（ＡＬＵ）和若干寄存器组成，程序　算器、存储器和输入／输出设备之间数据流动的方　收稿日期：２０１０—１０—２７　作者简介：林翔（１９８３～），女，福建警察学院计算机与信息管理系研究实习员，研究方向：计算机应用与网络安全。　１Ｏ８　ＣＰＵ系统的设计与实现　等。　（二）ＣＰＵ的功能　ＣＰＵ的行为逻辑，由综合器自动生成电路网表，突　ＣＰＵ对整个计算机系统的运行是极其重要的，　它具有如下４个方面的基本功能。　１．指令控制。程序的顺序控制称为指令控制。　破了传统的手工布线方法，降低了手工布线偶然因　素的影响，设计速度块，易修改，可移植性强　］。　２．ＣＰＵ的ＦＰＧＡ实现　在典型情况下，ＣＰＵ完成一条指令需要３个步　ｒ｝Ｉ于程序是一个指令序列，这些指令的相互顺序不　能任意颠倒，必须按照程序规定的顺序进行。　２．操作控制。一条指令的功能往往是由若干　骤，即：取指令、指令译码和执行指令。对于冯・诺　依曼结构的微处理器，由于取指令和存取数据从同　个存储空间存取，经由同一总线传输，因此，一条　一个操作信号的组合来实现的，因此，ＣＰＵ管理并产　生由内存取出的每条指令的操作信号，把各种操作　信号送往相应的部件，从而控制这些部件按指令的　要求进行动作。　３．时间控制。对各种操作实施时间上的限定　称为时间控制。在计算机中，各种指令的操作信号　以及一条指令的整个执行过程都受到时间的严格　限制。　４．数据加工。数据加工就是对数据进行算术　运算和逻辑运算处理。　（三）ＣＰＵ的ＦＰＧＡ实现　、　１．ＣＰＵ的建模　基于冯・诺依曼原理的ＣＰＵ系统，控制器是　真正指挥ＣＰＵ执行动作的核心单元。根据设计方　法不同，控制器通常可以分为时序逻辑型、存储逻　辑型、时序逻辑与存储逻辑结合型三种。　组合逻辑型控制器称为常规控制器或硬布线　控制器，它是采用组合逻辑技术来实现的，其微操　作序列形成部件是由门电路组成的复杂树形网络。　其最大优点是速度快，但是微操作序列形成部件的　结构不规整，使得设计、调试、维修较困难，难以实　现设计自动化。一旦微操作序列形成部件构成之　后，要想增加新的控制功能是不可能的。存储逻辑　型控制器称为微程序控制器，它是采用存储逻辑来　实现的，也就是把微操作信号代码化，使每条机器　指令转化成为一段微程序并存入一个专门的存储　器（控制存储器）中，微操作控制信号由微指令产　生。它具有设计规整、调试、维修以及更改、扩充指　令方便的优点，易于实现自动化设计，已成为当前　控制器的主流。组合逻辑和存储逻辑结合型控制　器称为ＰＬＡ（可编程逻辑阵列）控制器，是吸收前两　种方法的设计思想来实现的。　因此，ＣＰＵ的建模可以分成两种，一种是基于　ＣＰＵ电路结构的建模方法，另一种是基于ＣＰＵ指　令执行行为的建模方法。方法一在减少芯片面积　和功耗，提高电路的工作速度方面具有优势，但需　要设计者非常熟悉ＣＰＵ的电路结构，设计工作量　大、设计周期长，不易修改。而方法二只需要描述　指令必须在上一条指令执行完成后才能被执行。　指令的内容由两部分组成，即操作的性质和操作的　地址。前者称为操作码，后者称为地址码。操作码　定义的是具体的操作，比如加或减；地址码定义的　是存储器的地址。根据操作码，这些地址指向的是　一个数，或者是一个指令的地址Ｌ３］。　根据ＣＰＵ的工作原理，用一个Ｍｏｏｒｅ型状态　机实现指令三步骤的控制【４］，由ＣＡＳＥ语句实现状　态转换，即ＳＴＡＴＥ一取指（ＦＥＴＣＨ）、译码（ＤＥ—　ｃＯＤＥ）和执行（ＥＸＥＣＵＴＥ）。其中在执行（ＥＸＥ—　ＣＵＴＥ）状态中，又根据不同的译码结果，要执行不　同的操作，将执行（ＥＸＥＣＵＴＥ）状态部分又具体分　为执行加法（ＡＤＤ）、执行装载（ＬＯＡＤ）、执行存储　（ＳＴＯＲＥ）等等，也就是说，随着所编写的执行（ＥＸ～　ＥＣＵＴＥ）操作类型的增加，状态也随之增加。总之　来，把他们都归属于执行（ＥＸＥＣＵＴＥ）状态部分。　流程可以如图２所示。由于在ＶＨＤＬ语言中，已有　对ＳＴＤ—ＬＯＧＩＣ型数进行的运算操作符，因而在编　写程序时只要更改操作符，就能实现相应操作［３］。　图２状态流程图　本系统设计了５种常见的典型指令［５］，分别有：　（１）算术运算指令，ＡＤＤ（ＪＪＩ）、ＳＵＢ（减）；　（２）逻辑运算指令，ＡＮＤ（与）；　（３）条件分支指令，ＪＮＥＧ（针对ＡＣ的判断）、　ＪＰｏＳ（针对ＡＣ的判断）；　（４）内存访问指令，ＬＯＡＤ（转载）、ＳＴＯＲＥ（存　储）；　（５）跳转指令，ＪＵＭＰ（无条件跳转）。　表１为指令编码表，假设要执行一条加法指令　ＡＤＤ　Ｂ，该指令对应的机器语言为００１２Ｈ，从指令　编码表中可以查到，００Ｈ指示了要执行的操作为加　法，１２Ｈ指示了操作数在１２Ｈ地址单元。于是，该　】Ｏ９　２０１０年第６期　（总第ｌ１８期）　福建警察学院学报　Ｊ（）ＵＲＮＡＬ（）Ｆ　ＦＵＪＩＡＮ　ＰＯＬＩＣＥ　ＣＯＬＬＥＧＥ　ＮＯ．６　２ＯｌＯ　Ｓｅｒｉａｌ　Ｎｏ．１１８　指令的执行结果就是将１２Ｈ单元的内容与寄存器　表２程序列表　存储器地址　ＡＣ中的内容相加，并且将计算结果送人寄存　指令　机器码　器ＡＣ。　表１指令编码表　操作码　指令　操作结果　ＯＯＨ　ＡＤＤ　ＡＣ＜＝ＡＣ＋（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ）　Ｏ１Ｈ　ＳＴ（）ＲＥ　（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ）＜＝ＡＣ　Ｏ２Ｈ　Ｌ（）ＡＤ　ＡＣ＜＝（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ）　Ｏ３Ｈ　ＪＵＭＰ　ＰＣ＜一Ａｄｄｒｅｓｓ　０４Ｈ　ＳＵＢ　ＡＣ＜一ＡＣ一（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ）　Ｏ５Ｈ　ＡＮＤ　ＡＣ・（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ）　Ｏ６Ｈ　ＪＰＯＳ　ＩＦ　ＡＣ（１５）一０　ＴＨＥＮ　ＰＣ＜＝Ａｄｄｒｅｓｓ　０７Ｈ　ＪＮＥＧ　ＩＦ　ＡＣ（１５）一１　ＴＨＥＮ　ＰＣ＜＝Ａｄｄｒｅｓｓ　３．Ｑｕａｒｔｕｓ　１Ｉ软件仿真　ＣＰＵ设计需要定制一个同步双口ＲＡＭ来存　放指令和操作数，Ｑｕａｒｔｕｓ　１Ｉ中的ＬＰＭ—ＲＡＭ～ＤＱ　符合设计需求，具体操作是：打开ｔｏｏｌ菜单下的　ＭｅｇａＷｉｚａｒｄ　Ｐｌｕｇ—Ｉｎ　Ｍａｎａｇｅｒ进行宏功能模块的　设计。选择对话框的Ｃｒｅａｔｅ　ａ　ｎｅｗ　ｃｕｓｔｏｍ　ｍｅｇａ—　ｆｕｎｃｔｉｏｎ　ｖａｒｉａｔｉｏｎ，点击ＮＥＸＴ。根据需要选择器　件，如ＦＬＥＸ１０Ｋ，输入与输出数据线皆为１６位，输　入地址线为８位，输出ｑ选择ｕｎｒｅｇｉｓｔｅｒｅｄ，点击　ＮＥＸＴ，选择存放寄存器内容的文件ｐｒｏｇｒａｍ．ｍｉｆ　文件，点击ＦｌＮＩＳＨ，完成定制。最后生成名为　ＳＲＡＭ的模块（见图３）。以ＣＰＵ执行一段８行的　程序为例（程序列表见表２），在ＳＲＡＭ模块中对应　的内容见图４，整体仿真的波形如图５所示。在编　程时需要注意：要严格按照时序逻辑，为避免毛刺，　保证各状态问的准确转换，需要在各个指令执行微　操作中加入过渡态。图５仿真结果显示ＣＰＵ很成　功地执行了这段８行程序，实现了对数据准确运算、　传输和存储，并能跳转到指定的程序行，达到了预　期的效果。以ＳＴＯＲＥ操作为例，在程序中通过　ＬＯＡＤ指令可以验证ＳＴＯＲＥ指令是否将加法运算　后的结果正确地存人存储器１２Ｈ单元中，从图５中　可以看到结　１１Ｏ　ＯＯＨ　Ｌ（）ＡＤ　Ｂ　Ｏ２ｌＯＨ　０１Ｈ　ＡＤＤ　Ｃ　００１１Ｈ　０２Ｈ　ＳＴ（）ＲＥ　Ａ　Ｏｌｌ２Ｈ　Ｏ３Ｈ　Ｌ（）ＡＤ　Ａ　Ｏ２ｌ２Ｈ　０４Ｈ　ＪＮＥＧ　Ｌｌ　０７０７Ｈ　Ｏ５Ｈ　ＡＮＤ　Ｄ　Ｏ５１３Ｈ　Ｏ６Ｈ　ＳＴ（）ＲＥ　Ａ　０１１４Ｈ　０７Ｈ　Ｌ１：ＪＵＭＰ　Ｌ１　０３０７Ｈ　图４　ＳＲＡＭ中的内容　图５整体仿真波形　结论　使用ＦＰＧＡ和ＶＨＤＬ语言进行系统设计，可　随时改变器件内部的逻辑功能和引脚的定义，可自　动进行逻辑综合与仿真［６］，使复杂的硬件设计变得　如同软件设计一样简单，具有极强的灵活性和适应　性。笔者介绍了一种基于ＦＰＧＡ技术的ＣＰＵ系统　设计方法，该模型可根据设计者的需求对系统性能　进行扩充和改进，可适用在计算机组成原理等计算　机课程项目设计或实验中，加深学生对理论知识的　理解和应用。　参考文献：　［１］倪继烈．微型计算机原理与接口技术［Ｍ］．北京：清华　大学出版社，２００５：１９—２０．　［２］周荣．基于ＦＰＧＡ的嵌入式ＣＰＵ的ＶＨＤＬ建模和设计　［Ｊ］．浙江工业大学学报，２００６，３４：５５Ｏ一５５３．　［３］李文兵．计算机组成原理［Ｍ］．３版．北京：清华大学出　版社，２００７：２３　２４０．　［４］徐志军．ＥＤＡ技术与ＶＨＤＬ设计［Ｍ］．北京：电子工业　出版社，２００９：２４３．　［５］张楷，汤志忠．通用１６住ＣＰＵ的设计与实现［Ｊ］．计算　机工程与应用，２００３，（３２）：ｌｌ６—１１７．　［６］褚振勇．ＦＰＧＡ设计及应用［Ｍ］．２版．西安：西安电子　科技大学出版社，２００６：１３－－１８．　（责任编辑：黄小芳）