基于IIC总线的EEPROM的设计与验证

基于IIC总线的EEPROM的设计与验证

进入21世纪以来,随着微电子技术的快速发展和消费者生活水平的日益提升,便携式消费电子产品出现在人们生活的方方面面,半导体存储器件作为关键性部件保障着它们的正常运行。串行EEPROM以其接口少,结构简单,保存可靠,功耗较低而且价格低廉等优点,在该领域扮演着重要的角色。IIC(Inter-Integrated Circuit,集成电路总线)总线结构简单,仅由时钟线和数据线便可实现挂载在总线上各器件之间的数据传输,而且能够很好的避免传统器件之间片选方式寻址的缺点,同时具有价格低廉,可靠性较高等优点。基于以上这些特点,基于IIC总线的串行EEPROM在智能电子锁,IC卡等便携式消费电子产品中被广泛使用。因此本论文对串行EEPROM的设计和验证工作都有更加实际的应用和研究价值。本文的工作主要包括串行EEPROM的设计和基于UVM平台的验证两部分。论文的设计部分是根据Atmel公司的数据手册《AT24HC02C》中对串行EEPROM的时序特点和读写功能的介绍,参考串行EEPROM控制电路的框图,对芯片顶层结构进行了划分,其中CORE层是本次设计研究的重点,它是芯片主要功能的集合,包括外围控制逻辑电路的实现以及EEPROM IP模块的实现,在完成了主要模块的Verilog设计之后,使用modelsim软件对设计电路进行了仿真分析。验证部分的工作是采用UVM平台对设计进行功能性验证。在对该芯片的架构,功能以及接口特点深入分析的基础上,制定了验证方案,根据数据手册中对功能时序的介绍及摸底测试的结果,提取了验证功能点,确定了UVM验证平台的架构,并使用SystemVerilog语言实现了平台中的各个组件,进而在验证平台上编写有效激励进行仿真,并获取仿真波形,对仿真结果的分析表明验证的结果符合验证方案的规划,其中代码覆盖率超过了90%,说明设计代码实现了最大的利用,功能覆盖率达到了100%,满足了功能点检验的全面性要求。该平台可以有效提高验证的效率,降低了设计环节中出现漏洞的可能性。