基本门电路逻辑功能的测试数电实验报告

实验一： TTL集成逻辑门的逻辑功能与参数测试

一、实验目的

1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2、掌握TTL器件的使用规则

3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理

本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图2－1(a)、(b)、(c)所示。

(b)

（a） (c)

图2－1 74LS20逻辑框图、逻辑符号及引脚排列

1、与非门的逻辑功能

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）

其逻辑表达式为 Y＝ 2、TTL与非门的主要参数

(1)低电平输出电源电流ICCL和高电平输出电源电流ICCH

与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各

有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。 器件的最大功耗为PCCL＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图2－2(a)、(b)所示。

[注意]：TTL电路对电源电压要求较严，电源电压VCC只允许在＋5V±10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。

(a) (b) (c) (d)

图2－2 TTL与非门静态参数测试电路图

(2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。 IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。

IiL与IiH的测试电路如图2－2(c)、(d)所示。 (3)扇出系数NO

扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiH＜IiL，则NOH＞NOL，故常以NOL作为门的扇出系数。

NOL的测试电路如图2－3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值

0.4V）时的IOL就是允许灌入的最大负载电流，则

IOL 通常NOL≥8 NOLIiL

(4)电压传输特性

门的输出电压vO随输入电压vi而变化的曲线vo＝f(vi) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT 及抗干扰容限VNL、VNH等值。测试电路如图2－4所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线。

图2－3 扇出系数试测电路 图2－4 传输特性测试电路 (5)平均传输延迟时间tpd

tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图2－5所示。

(a) 传输延迟特性 (b) tpd的测试电路

图2－5

图2－5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时

tpd1(tpdLtpdH)2间为

tpd的测试电路如图2－5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为

Ttpd

6TTL电路的tpd一般在10nS～40nS之间。

74LS20主要电参数规范如表2－1所示

表2－1 参数名称和符号 通导电源电流 截止电源电流 低电平输入电流 ICCL ICCH IiL 规范值 单位 ＜14 ＜7 ≤1.4 mA mA mA 测 试 条 件 VCC＝5V，输入端悬空，输出端空载 VCC＝5V，输入端接地，输出端空载 VCC＝5V，被测输入端接地，其他输入端悬空，输出端空载 VCC＝5V，被测输入端Vin＝2.4V，其他输入端接地，输出端空载。 VCC＝5V，被测输入端Vin＝5V，其他输入端接地，输出端空载。 VCC＝5V，被测输入端Vin＝0.8V，其他输入端悬空，IOH＝400μA。 VCC＝5V，输入端Vin＝2.0V， IOL＝12.8mA。 同VOH和VOL VCC＝5V，被测输入端输入信号： Vin＝3.0V，f＝2MHz。 直流参数 输出高电平 VOH 高电平输入电流 IiH ＜50 μA ＜1 mA ≥3.4 V 输出低电平 扇出系数 VOL NO ＜0.3 4～8 V V 交流参平均传输延迟时间 tpd 数 ≤20 ns

三、实验设备与器件

1、+5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、直流数字电压表 5、直流毫安表 6、直流微安表

7、74LS20×2、1K、10K电位器，200Ω电阻器(0.5W) 四、实验内容

在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。

1、验证TTL集成与非门74LS20的逻辑功能

按图2－6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与 “1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”， 不亮为逻辑“0”。按表2－2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。

表2－2 输 入 An 1 0 1 1 1

2、74LS20主要参数的测试

(1)分别按图2－2、2－3、2－5(b)接线并进行测试，将测试结果记入表2－3中。

表2－3

输 出 Dn 1 1 1 1 0 Y1 Y2 Bn 1 1 0 1 1 Cn 1 1 1 0 1 ICCL (mA) ICCH (mA) IiL (mA) IOL (mA) NOIOLIiL tpd = T/6 (ns) (2)接图2－4接线，调节电位器RW，使vi从OV向高电平变化，逐点测量vi和vO的对应值，记入表2－4中。 表2－4 Vi(V) 0 0.2 0.4 0.6 0.8 1.0 1.5 2.0 2.5 3.0 3.5 4.0 … VO(V) 五、实验报告

1、记录、整理实验结果，并对结果进行分析。

2、画出实测的电压传输特性曲线，并从中读出各有关参数值。

六、集成电路芯片简介

数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图2－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

七、TTL集成电路使用规则

1、接插集成块时，要认清定位标记，不得插反。

2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。 3、闲置输入端处理方法

(1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

(2) 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。

(3) 若前级驱动能力允许，可以与使用的输入端并联。

4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。

实验二： CMOS集成逻辑门的逻辑功能与参数测试

一、实验目的

1、掌握CMOS集成门电路的逻辑功能和器件的使用规则 2、学会CMOS集成门电路主要参数的测试方法 二、实验原理

1、CMOS集成电路是将N沟道MOS晶体管和P沟道 MOS晶体管同时用于 一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是：

(1)功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。

(2)高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。

(4)电源电压范围广，可在＋3V～＋18V范围内正常运行。

(5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为 500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。 2、CMOS门电路逻辑功能

尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS与非门的主要参数

CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。 4、CMOS电路的使用规则

由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS

电路的使用规则如下：

(1) VDD接电源正极，VSS接电源负极（通常接地⊥），不得接反。CC4000系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。 (2) 所有输入端一律不准悬空

闲置输入端的处理方法： a) 按照逻辑要求，直接接VDD（与非门）或VSS（或非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与VDD或VSS连接，否则将导致器件损坏。

(4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。

(5) 焊接、测试和储存时的注意事项：

a、电路应存放在导电的容器内，有良好的静电屏蔽；

b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；

c、所有的测试仪器必须良好接地； 三、实验设备与器件

1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表

9、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K 四、实验内容

1、CMOS与非门CC4011参数测试（方法与TTL电路相同）

(1)测试CC4011一个门的ICCL，ICCH，IiL，IiH

(2)测试CC4011一个门的传输特性（一个输入端作信号输入，另一个输入端接逻辑高电平）

(3)将CC4011的三个门串接成振荡器，用示波器观测输入、输出波形，并计算出tpd值。

2、验证CMOS各门电路的逻辑功能，判断其好坏。

验证与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，

其引脚见附录。

以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B 接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表3－1中。

表3－1

图3－1 与非门逻辑功能测试

输 入 A B 0 0 0 1 1 0 1 1 Y1 输 出 Y2 Y3 Y4 3、观察与非门、与门、或非门对脉冲的控制作用。

选用与非门按图3－2(a)、(b)接线，将一个输入端接连续脉冲源（频率为20KHz），用示波器观察两种电路的输出波形，记录之。

然后测定“与门”和“或非门”对连续脉冲的控制作用。

(a) (b)

图3－2 与非门对脉冲的控制作用

五、预习要求

1、复习CMOS门电路的工作原理 2、熟悉实验用各集成门引脚功能

3、画出各实验内容的测试电路与数据记录表格

4、画好实验用各门电路的真值表表格 5、各CMOS门电路闲置输入端如何处理？ 六、实验报告

1、整理实验结果，用坐标纸画出传输特性曲线。

2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。

附录1 TTL集电极开路门与三态输出门的应用

数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一

起完成一定的逻辑功能。对于普通的TTL门电路，由于输出级采用了推拉式输出电路，无论输出是高电平还是低电平，输出阻抗都很低。因此，通常不允许将它们的输出端并接在一起使用。

集电极开路门和三态输出门是两种特殊的TTL门电路，它们允许把输出端直接并接在一起使用。

1、TTL集电极开路门（OC门）

本实验所用OC与非门型号为2输入四与非门74LS03，内部逻辑图及引脚排列如附图1－1(a)、(b)所示。OC 与非门的输出管T3是悬空的，工作时，输出端必须通过一只外接电阻RL和电源EC相连接，以保证输出电平符合电路要求。

(a) (b)

附图1－1 74LS03内部结构及引脚排列

OC门的应用主要有下述三个方面

(1)利用电路的“线与”特性方便的完成某些特定的逻辑功能。

附图1－2所示，将两个OC与非门输出端直接并接在一起，则它们的输出F

＝FA·FB＝A1A2·B1B2＝A1A2B1B2

即把两个（或两个以上）OC与非门“线与”可完成“与或非”的逻辑功能。 (2) 实现多路信息采集，使两路以上的信息共用一个传输通道(总线)。 (3) 实现逻辑电平的转换，以推动荧光数码管、继电器、MOS器件等多种数字集成电路。

OC门输出并联运用时负载电阻RL的选择

附图1－3所示电路由n 个OC与非门“线与”驱动有m个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求，负载电阻RL阻值的选择范围为

附图1－2 OC与非门“线与”电路 附图1－3 OC与非门负载电阻RL的确定

RLmaxECVOHnIOHmIiHRLminECVOLILMNIiL式中：IOH — OC门输出管截止时（输出高电平VOH）的漏电流（约50μA） ILM — OC门输出低电平VOL时允许最大灌入负载电流（约20mA） IiH — 负载门高电平输入电流（＜50μA） IiL — 负载门低电平输入电流（＜ 1.6mA) EC — RL外接电源电压

n — OC门个数 N — 负载门个数

m — 接入电路的负载门输入端总个数

RL值须小于RLmax，否则VOH将下降，RL值须大于RLmin，否则VOL将上升，又RL的大小会影响输出波形的边沿时间，在工作速度较高时，RL应尽量选取接近RLmin。 除了OC与非门外，还有其它类型的OC器件，RL的选取方法也与此类同。 2、TTL三态输出门（3S门）

TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态 — 高阻状态，处于高阻状态时，电路与负载之间相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，附图1－4(a)是三态

(a) (b)

附图1－4 74LS125三态四总线缓冲器逻辑符号及引脚排列

输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E，

E＝0为正常工作状态，实现Y＝A的逻辑功能；E＝1为禁止状态，输出Y呈现

高阻状态。 这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。

附图1－4(b)为74LS125引脚排列。附表1－1为功能表。

三态电路主要用途之一是实现总线传输，即用一个传输通道(称总线)，以选通方式传送多路信息。附图1－5所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态（E＝0）其余各门皆处于禁止状态（E＝1）。由于三态门输出电路结构与普通TTL电路相同，显然， 若同时有两个或两个以上三态门的控制端处于

使能态，将出现与普通TTL 门“线与”运用时同样的问题，因而是绝对不允许的。

附表1－1

输 入 E 输 出 Y 0 1 高阻态 A 0 1 0 1 0 1 附图1－5 三态输出门实现总线传输