《通信原理实验》课程研究性学习手册
姓名学号同组成员指导教师时间
王根英2014年11月
一、实验任务：
1. 掌握AMI编码规则，编码和解码原理。 2. 掌握HDB3编码规则，编码和解码原理。 3. 了解锁相环的工作原理和定时提取原理。 4. 了解输入信号对定时提取的影响。 5. 了解信号的传输时延。
6. 了解AMI/HDB3编译码集成芯片CD22103。 二、理论分析：
1. AMI(Alternative Mark Inversion)码的全称是信号交替反转码，是通信编码中的一种，
为极性交替翻转码，分别有一个高电平和低电平表示两个极性。
消息代码中的0 传输码中的0，消息代码中的1 传输码中的+1、-1交替出现。 由AMI 码的编码规则看出，它已从一个二进制符号序列变成了一个三进制符号序列，即把一个二进制符号变换成一个三进制符号。把一个二进制符号变换成一个三进制符号所构成的码称为1B/1T 码型。AMI 码对应的波形是占空比为0.5 的双极性归零码，即脉冲宽度τ与码元宽度（码元周期、码元间隔）TS 的关系是τ=0.5TS。
AMI 码除有上述特点外，还有编译码电路简单及便于观察误码情况等优点，它是一种基本的线路码，并得到广泛采用。但是，AMI 码有一个重要缺点，即接收端从该信号中来获取定时信息时，由于它可能出现长的连0 串，因而会造成提取定时信号的困难。为了保持AMI 码的优点而克服其缺点，人们提出了许多种类的改进AMI 码，HDB3 码就是其中有代表性的一种。 2. HDB3码的全称是三阶高密度双极性码。
它的编码原理是这样的：先把消息代码变换成AMI码，然后去检查AMI 码的连0串情况，当没有4个以上连0串时，则这时的AMI码就是HDB3码；当出现4个以上连0串时，则将每4个连0小段的第4个0变换成与其前一非0符号（＋1 或–1）同极性的符号。显然，这样做可能破坏“极性交替反转”的规律。这个符号就称为破坏符号，用V 符号表示（即+1 记为+V, –１记为–V）。为使附加V符号后的序列不破坏“极性交替反转”造成的无直流特性，还必须保证相邻V符号也应极性交替。这一点，当相邻符号之间有奇数个非０符号时，则是能得到保证的；当有偶数个非0 符号时，则就得不到保证，这时再将该小段的第1个0 变换成+B 或–B符号的极性与前一非0 符号的相反，并让后面的非0符号从V 符号开始再交替变化。
虽然HDB3码的编码规则比较复杂，但译码却比较简单。从上述原理看出，每一个破坏符号V 总是与前一非0符号同极性（包括B 在内）。这就是说，从收到的符号序列中可以容易地找到破坏点V于是也断定V 符号及其前面的3个符号必是连0符号，从而恢复4个连0码，再将所有–1变成+1 后便得到原消息代码。HDB3 码是占空比为 0.5 的双极性归零码。
HDB3码是CCITT推荐使用的线路编码之一。HDB3码的特点是明显的，它除了保持AMI码的优点外，还增加了使连0串减少到至多3个的优点，这对于定时信号的恢复是十分有利的。 3. 实验原理如下：
TPD01 TPD02 UD01 编码 译码 15 14 TPD04 TPD03 ● ● TPD05 UD02A 双极性码电平 变换 UD02B KD02 跳线器 KD01 Dt 数据输入 M 数据输出跳线器 发时钟1-2 2-3 收时钟13 11 ● ● 电平 变换 单极性码HDB3 跳线器 TPD07 KD03 AMI TPP01 TPD08 TPD06 模拟锁相环 （PLL） 256KHz 带通滤波器 位定时提取电路
跳线开关KD01用于输入编码信号选择：当KD01设置在Dt位置时（左端），输入编码信号来自复接模块的TDM帧信号；当KD01设置在M位置时（右端），输入编码信号来自本地的m序列，用于编码信号观测。本地的m序列格式受CMI编码模块跳线开关KX02控制：KX02设置在1_2位置（左端），为15位周期m序列（111100010011010）；KX02设置在2_3位置（右端），为7位周期m序列（1110010）。
跳线开关KD02用于选择将双极性码或单极性码送到位同步提取锁相环提取收时钟：当KD02设置在1_2位置（左端），输出为双极性码；当KD02设置2_3位置（右端），输出为单极性码。
跳线开关KD03用于AMI或HDB3方式选择：当KD03设置在HDB3状态时（左端），UD01完成HDB3编译码系统；当KD03设置在AMI状态时（右端），UD01完成AMI编译码系统。
该模块内各测试点的安排如下：
1、 TPD01：编码输入数据（256Kbps）
2、 TPD02：256KHz编码输入时钟（256KHz） 3、 TPD03：HDB3输出+ 4、 TPD04：HDB3输出–
5、 TPD05：HDB3输出（双极性码） 6、 TPD06：译码输入时钟（256KHz） 7、 TPD07：译码输出数据（256Kbps） 8、 TPD08： HDB3输出（单极性码）
三、实验步骤：
1. HDB3码变换规则的验证
1) 使输入数据端口悬空产生全1码，用示波器观测双极性编码数据TPD05波形
和单极性编码数据TPD08波形。 TPD05波形：
由图分析可知，当输入为全1码的时候，双极性HDB3编码输出为正负电平交替变换。
输入信号 TPD08波形： 1 1 1 1 1 1 1 1 双极性HDB3编码 E -E E -E E -E E -E
由图分析可知，当输入为全1码的时候，单极性HDB3编码输出也为正负电平交替变换。 输入信号 1 1 1 1 1 1 1 1 单极性HDB3编码 E -E E -E E -E E -E 2) 使输入数据端口为全0码，用示波器观测双极性编码数据TPD05波形和单极
性编码数据TPD08波形。 TPD05波形：
双极性HDB3编码规则中输入为全0码，连0的个数超过了3个，因此产生了破坏码和补信码。
输入信号 说明 TPD08波形： 0 0 0 0 B 0 0 V 0 B 0 0 0 0 0 V 双极性HDB3编码 E 0 0 -E -E 0 0 -E
单极性HDB3编码编码。 输入信号 0 0 0 0 0 0 0 0 单极性HDB3编码 -E 0 0 -E -E 0 0 -E 2. HDB3编码信号中同步时钟分量定性观测 将数据输入选择跳线开关KD01设置在M位置(右端)，通过CMI编码模块内的m序列类型选择跳线开关KX02的设置，产生15位周期m序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置(左端)。
1) 将极性选择码输出跳线开关KD02设置在2_3位置(右端)产生单极性码输出，
用示波器测量模拟锁相环模块TPP01、TPP02波形；然后将跳线开关KD02设置在1_2位置产生双极性码输出，观测TPP01、TPP02波形变化。 KD02设置在2_3位置、TPP01波形：
M序列，单极性码同步时钟分量。由此处可以看出，因为带通滤波器不是理想的，所以正弦信号不是很完美。
KD02设置在2_3位置、TPP02波形：
正弦信号经过运放放大后，得到了时钟信号。 KD02设置在1_2位置、TPP01波形；
有杂乱波形，没有256KHz正弦分量。 KD02设置在1_2位置、TPP02波形：
也没有得到时钟信号。
2) 将极性码输出选择跳线开关KD02设置在2_3位置(右端)产生单极性码输入，
使输入数据为全1码，测试模拟锁相环模块TPP01点的同步是时钟分量波形，记录并分析测试结果。
KD02设置在2_3位置、TPP01波形：
M序列，单极性码同步时钟分量。由此处可以看出，因为带通滤波器不是理想的，所以正弦信号不是很完美。
KD02设置在2_3位置、TPP02波形：
正弦信号经过运放放大后，得到了时钟信号。
3) 使输入数据为全0码，重复上述步骤，记录测试结果。
KD02设置在2_3位置、TPP01波形：
M序列，单极性码同步时钟分量。由此处可以看出，因为带通滤波器不是理想的，所以正弦信号不是很完美。
KD02设置在2_3位置、TPP02波形：
正弦信号经过运放放大后，得到了时钟信号。
四、结论及分析：
1. HDB3单极性码含有时钟分量；双极性码不含有时钟分量或是较少的时钟分量。 2. HDB3码是否含有时钟分量与发送的序列无关，无论是M序列，全0码还是全1码 。 五、扩展问题
编码输入和解码输出的延时是如何产生的？
编码输入和解码输出延时产生的原因是信号在经过CD22103芯片时，芯片需要一定的处理时间，这个处理时间就导致了延时的产生。查芯片手册可以知道编码和解码的延时都是4个时钟周期。 六、心得：
通过此次试验，我们进一步深刻理解了教材上生疏的AMI编码规则和HDB3编码规则，同时对他们的基本波形和基本性质有了直观的认识。 七、参考文献：
[1] 王根英.通信系统原理试验.北京：清华大学出版社，2010 [2] 樊昌信.通信原理(第六版).北京：国防工业出版社，2005
